自1971年采用10000纳米制程技术以来，芯片制造领域在制程工艺方面的竞争从未停歇。

随着科技进步，制程不断缩小，从5纳米开始，向3纳米和2纳米发展。现在，2纳米芯片的制造已经进入了全面竞争阶段。

编辑：感知芯视界

来源：AI芯天下

2021年11月，联发科正式发布了高端手机SoC芯片天玑9000，采用了台积电4纳米制程工艺，这也是全球首款量产的4纳米制程芯片。

台积电4纳米工艺与5纳米属于同一平台，最大的优势在于与5纳米兼容的设计规则、SPICE和IP。

台积电在一年前就表示要在2022下半年量产3纳米芯片，然而新技术高昂的成本迫使苹果放弃了最初版本的3纳米。

最近，iPhone 15和iPhone 15 Pro系列正式亮相，[超大杯]的核心芯片A17 Pro成为今年的亮点之一。

A17 Pro采用了台积电最新的3纳米工艺（N3）制造，晶体管数量达到190亿，这是台积电3纳米工艺首次应用在顶尖芯片上。

目前阶段，苹果是台积电3纳米新制造工艺的首家客户。从双方的合作模式来看，苹果愿意为台积电的新工艺制造成本买单。

而台积电方面则将利用苹果支付的费用进一步优化工艺，以便为苹果持续提供良品率更高的优质产品。

2019年，台积电率先开始了2纳米制程技术的研发工作，相应的技术开发中心和晶圆厂主要设在中国台湾的新竹，同时还规划了4座超大型晶圆厂。

台积电有望在2024年进入2纳米制程试产阶段，并于一年后量产。

近期也有媒体曝出台积电将启动1.4纳米芯片制程工艺开发，其已将其3纳米工艺研发团队转为1.4纳米工艺研发团队。

三星早在2019年就定下来未来10年内超越台积电的目标。

三星晶圆代工业务于2021年量产第一代4纳米制程，2022年开始，三星电子的4纳米工艺良率进入正轨。

三星的4纳米制程主要分为4LPE和4LPP，并将4LPE视为7LPP工艺的演进版本。

4LPP是4纳米的低功耗版本，于2022年实现量产，这也是三星最后一个采用FinFET晶体管架构的制程节点。

2020年初，三星开始其新建的V1晶圆工厂的大规模生产，成为业内首批完全使用6LPP和7LPP制造工艺的纯EUV生产线，而该工厂也是三星3纳米制程的主阵地。

2022上半年，三星量产3纳米制程芯片，但用户和产量非常有限，未见处理器厂商采用。

三星将2纳米工艺视为超越台积电重返领先先进制程地位的关键。

其中一个原因在于实现2纳米芯片的GAA技术，三星积累的相当丰富。

三星的3纳米工艺上就已经采用了该技术，相比之下台积电转向GAA相对保守。

近日，三星电子表示，将于2027年开始生产1.4纳米工艺芯片。

台积电和三星在先进制程技术上主要围绕四大核心技术竞争：晶体管结构、新材料、新的光刻设备和先进封装技术。

晶体管结构方面，台积电和三星分别采用GAA技术和VTFET技术。

新材料方面，台积电研究WuS2和碳纳米管，三星开发a-BN材料。

在光刻设备方面，台积电计划使用ASML的高数值孔径极紫外光刻机生产2纳米芯片，三星也获得了多台EUV光刻机。

最后，台积电和三星都在先进封装领域有所建树，台积电推出CoWoS、SOIC 3D等技术，并整合为3D Fabric，三星也开发了3D封装技术。

面对如此[砸钱]的买卖，三星、台积电也展示出了强大的资金实力。

IC insights的数据显示，2021年半导体行业资本支出合计为1520亿美元，三星电子和台积电的资本支出合计超过了600亿美元，占总资本支出的近40%。

除了这两家在先进制程上常年占据头部的厂商，英特尔在2纳米战场上同样跃跃欲试。

英特尔已与ARM携手研发能与台积电、三星2纳米制程相媲美的工艺。

目前英特尔18A（1.8纳米）和英特尔20A（2纳米）制造工艺的开发已经完成，均计划于2024年量产。

如果台积电和三星研发进度不及预期，英特尔进度正常，那么实现超车夺取2纳米技术龙头的期望并不是不可能。

英特尔官方预计在2025年，将借助18A工艺技术迎头赶上并甚至超越台积电和三星在前沿制程技术领域的领先地位。

目前，已有一家大型客户为使用这一工艺技术向英特尔支付了大额预付款。

据英特尔预测，公司未来两年将继续大量使用台积电工艺技术来生产最先进的处理器产品。

同时，英特尔预计在未来两年内将投入超过150亿美元用于使用台积电的工艺技术。

英特尔与三星携手合作，共同开发下一代内存与处理器堆叠产品。

这项技术将直接将DRAM堆叠在CPU上，从而显著提升系统的集成度和性能。

其目标十分明确，试图在芯片代工产业与台积电和三星形成三足鼎立格局，在先进制程芯片市场占据一席之地。

根据DIGITIMES数据评估，28纳米工艺建厂花费为60亿美元。

然而到7纳米工艺时，建厂成本却增长至120多亿美元；到5纳米时，这一数字更是增长至160亿美元。

对于先进芯片制程工艺而言，无奈的现实在于厂商需要用拥有先进制程芯片的产品，作为卖点来刺激低迷的终端消费市场。

但当前，一整块制成的晶圆已经高达数万美元，良率稍有降低，就会急剧提升成本，所以业界对良率的追求变得更加急迫。

良率决定了芯片的成本，而成本下降的速度决定了芯片更新换代的快慢，即摩尔定律的节奏。

从更长远的角度看，2纳米后还有更极限的先进制程，1纳米制程、0.2纳米制程将进一步逼近物理极限。

除此之外，1.4纳米工艺的研发甚至1.4纳米以下更先进制程技术的研发，也已经出现在规划上。

针对竞争对手，一方面是英特尔的转型，另一方面是三星努力提升良率，台积电则是努力扩产满足全球客户需求。

巨头们先进制程的拉锯战，终点不会在2纳米上，巨头们你来我往，在一个个节点的拉锯战上不断探索着摩尔定律的极限。

免责声明：本文版权归原作者所有，本文所用图片、文字如涉及作品版权问题，请第一时间联系我们删除。

本平台旨在为读者提供行业研究型深度资讯。本文仅代表作者本人观点，不代表js33333线路登录传感立场。